DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2000 EPO. All rts. reserv.

8117589

Basic Patent (No, Kind, Date): JP 63104026 A2 880509 <No. of Patents: 001> MANUFACTURE OF LIQUID CRYSTAL DISPLAY DEVICE (English)

Patent Assignee: NIPPON ELECTRIC CO

Author (Inventor): OTA KENICHI

IPC: *G02F-001/133;

JAPIO Reference No: 120350P000033 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 63104026 A2 880509 JP 86251010 A 861021 (BASIC)

Priority Data (No,Kind,Date): JP 86251010 A 861021 DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

Image available 02487126

MANUFACTURE OF LIQUID CRYSTAL DISPLAY DEVICE

PUB. NO.:

63-104026 [JP 63104026 A]

PUBLISHED:

May 09, 1988 (19880509)

INVENTOR(s): OTA KENICHI APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

61-251010 [JP 86251010]

FILED:

October 21, 1986 (19861021)

INTL CLASS:

[4] G02F-001/133; G02F-001/133

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD:R004 (PLASMA); R011 (LIQUID CRYSTALS) Section: P, Section No. 760, Vol. 12, No. 350, Pg. 33,

JOURNAL:

September 20, 1988 (19880920)

ABSTRACT

PURPOSE: To uniformly execute an orientation processing on a display electrode, and to eliminate an uneven display by flattening a passivation layer by an etchback method.

CONSTITUTION: A gate electrode 2 and a gate insulating layer 3 are laminated on a transparent substrate 1, and a semiconductor layer 4 is provided thereon. Also, a source electrode 6, a drain electrode 5, and a display electrode 7 connected to the source electrode are provided, thereafter, silicon nitride is formed as a passivation layer 8 on the whole surface, and also, a resist 9 is applied, and a flat shape is obtained by relaxing a level difference by viscosity. Subsequently, plasma etching under the condition that etching speeds of the passivation layer 8 and the resist 9 become the same is executed up to the surface of a low part of the passivation layer 8, and by adopting such an etchback method, flattening is executed. It can be executed to apply an oriented film 10 onto the passivation layer 8, and to perform a uniform orientation processing to the whole surface on the display electrode 7.

⑩日本国特許厅(JP)

⑪特許出顧公開

⑩公開特許公報(A)

昭63-104026

@Int.Cl.4

識別記号

厅内整理番号

❷公開 昭和63年(1988)5月9日

G 02 F 1/133

327

8205-2H 7370-2H

審査請求 未請求 発明の数 1 (全4頁)

母発明の名称

液晶表示装置の製造方法

②特 顋 昭61-251010

❷出 頭 昭61(1986)10月21日

⑫尧 明 者 太 田 健 一

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

金出 頤 人 日本質気体スラム 金代 理 人 弁理士 内 原 晋

明 趙 奪

- 発明の名称 液晶表示委員の製造方法
- 2. 特許請求の範囲

透明岩板上に薄膜トランシスタを形成し、該薄

後、配向膜を強布し配向処理を適した液晶表示表 便の製造方法にかいて、前記パッシペーション層 形成後レジスト層を塗布しプラズマエッチングに より該レジスト層と該パッシペーション層表面と をエッチングして、前記パッシペーション層の表 面を平坦にしたことを特弦とする液晶表示妄覚の 製造方法。

3. 発明の評細を説明

[産業上の利用分野]

本発明は液晶表示疫量用電視過磁の製造方法に 関し、特に電極基板の平坦化に関する。

〔従来の技術〕

従来、液晶表示要性用は極差板は無3四の断面 図によって示される工程にて作型される。まず透明差板1上にゲート電板2を金属にて形成し、その上にゲート絶及層3、半導体層4を形成する。 ゲート絶縁層3としては量化シリコンを、半導体 層4としてはアモルファスシリコンをそれぞれブ

イン営銭5、ソース更は0を宏雄(ルビー) ランジスタが作製される(第3図回)。

次にソース電話と連なる表示電極7を透明電極 展で形成し、パッシペーション暦8を形成する (第3図的)。

この後、全面を配向膜10で被覆する。配向膜10はポリイミドを塗布景成したものが用いられる(第3図(c))。

その後、この様に作型された促殖器板に配向処理を施す。これは、この運運器板を用いて液晶要示装度を構成する場合、電板器板上に要して設け 5れる液晶の分子を一方向に配向せしめる為のも のである。実際には第4図(a)に示される様に、回 転している規布ローチー12で配向護10表面を とすり、配向膜10の表面に無数の協細なキズ13 を作る。第4図(b)に、電磁器板の平面図であるが、 通常、液晶表示模型の視角依容性の点から配向の キズ13は斜めにつけられる。

[発明が解決しようとする問題点] -

ここで、通常各層の厚さはゲート電話2が1,000 Å、 学導体層4が3,000Å、 ドレイン電理5及びソース電気6が2300Å、 表示電極9が800Å、 パッシベーション層8が2,000Åであり、また配向膜は800Åである。よって第3回(c)より明らかた様に、ドレイン電路5及びソース電気6の上のパッシベーション層8の表面との高低器は5.700ペッシベーション層8の表面との高低器は5.700 Å(=1,000Å+3,000Å+2.500Å-800Å)とたる。この上に配向誤10が银度されるが、800Å程度ではたとんど段差の遅和に役立たない。

この為、ドレイン電極5及びソース電極6の近 母では、表示電極7上に綿布ローラー12が落ち

レイン電低5とソース電極に基炭する表示電極7を設けた後、全要面にバッシベーション層8として量化シリコンをアラズマCVDにて6000Å形配し、更にレジスト9を約1μ空雨した。レジスト9は粘性により受選を緩和して平場た形状となる。この時レジスト9の装面の高低器は1000Å起車上たった。

パッシベーション暦8とレジスト9とのエッチンク選度が同一とたる条件でのアラズマエッチングをパッシベーション暦8の低い部分の表面まで行なう。この様なエッチパック選を採用することにより、レジスト9の表面ファイルがパッシベーション暦8のエッチング表面に再現される(第1間向)。この量化シリコン級のエッチパック法に関しては、し3Iの多層配圏にかける階間急機関の平坦化技術である。(例えば電子材料1985年6月 p86~p21 其9, 井上)。

込まず、配向のキズ13は第4図(b)の様になり配向不良となる領域14が存在し、袋示は医7上全面に一様にはつかない。この様な配向処理を應された領極郵板を用いて液品要示製鍵を構成した場合、要示電極7上のキズ13のない部分が配向不良部となり、目視上では要示ムラとして現われる。(問題点を解決するための手数)

本男の液晶表示袋型用電塩 表面の製造方法に かいては、導展トランジスタと表示電塩とが形成 された 要極上にバッンペーション暦とレジスト層 とを塗布し、ブラズマニッチングによりレジスト 層とバッシペーション暦との表面をエッチングし て平坦なパッシペーション暦を得るようにしてい る。

(吳寇例)

以下、本発明について図面を参照して説明する。 第1図は本発明の一実施例の工程を示す断面図 である。第1図(a)に示される様に、透明番板1上 にゲート電磁2とゲート絶線層3とを積層し、そ の上に半導体層4を設け、さらにソース電流・ド

次に、第1図(c)に示すように、バッシベーション暦8上に配向膜10を詮布した。 超橋番板の表面の数差は高々1,000Åであるが、800Åの配向 20数差は高々1,000Åであるが、800Åの配向 20数配向返10上を配向処理したところ表示電 を7上全面に対一な配向処理を過すことが出来た。

第2四は本発明の他の実施例の新面図である。

ション暦8の下に位性している。このでは、 シペーション暦8及び配向膜10は、液晶階(配 向膜の上に位置する。)に対し電気的に返列に変 現された容重となり、液晶層に印加されるべきで 圧がこれらの層で分圧される為、感動電圧が高く なる。第2図に示す実施例はこれを改善するため に、表示選逐1をバッシペーション暦8の上に設 けている。まず、第2図(a)に示すように、登明話 超1上にゲート電面2とゲート絶景度3を設け、 ゲート電面2上のゲート絶景度3を設け、 ゲート電面2上のゲート絶景度3を設け、 ゲート電面2上のゲート絶景度3上に半海体層4 を設け、ソース電板か上びドレイン電底5を設け た後、バッシペーション暦8とレジスト(図示せ ず)を設けて第1図の実施例间様エッチバック法 によりバッシベーション暦8を平坦にする。 次に ソース選塩6上のバッシベーション暦にコンタク トホール11をあけた。

次に、第2図(b)に示すように、一部分がコンタ クトホール11を複雑する様に表示電極7を形成 した。

最後に配向設10を塗布し(第2図(c))、綿布ローラー12による配向処理を施した。かかる契 随例にかいては、表示危極7が配向限10の下に 位置し液晶への質圧印加に対しパッシベーション 層8の影響を受けずにすみ、かつ第1図の実施的 同様、表面段差が少ない為、均一な配向処理が突 現出来た。

(発明の効果)

以上説明したように本発明はパッシベーション 層をエッテバック法により平坦化することにより 表示電極上の配向処理を均一に出来、表示ムラを なくすことが可能となった。


4. 図面の間単左説明


第1図(a)~(c) は本発明の一実施例を工程順に示した断面図、第2図(a)~(c) は本発明の他の実施例を工程順に示した断面図、第3図(a)~(c) は従来方法を工程順に示した断面図、第4回は従来方法の配向処理方法を示したもので、同図(a) は配向処理工程の断面図、同図(b) は配向処理後の差板の平面図である。


1……透明差板、2……ゲート電板、3……ゲート絶縁順、4……半導体層、5……ドレイン電 匹、6……ソース電低、7……表示電極、8……
パッシペーション層、9……レジスト層、10…
…配向膜、11……コンタクトホール、12……
綿布ローラー、13……ギズ、14……配向不且
となる傾収。

代理人 弁理士 内 原









新4図